(19)日本国特許庁(JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出額公別番号

特開平10-56059

(43)公開日 平成10年(1998) 2月24日

 (5i) Int.Cl.*
 機別配号 广内整理番号
 F I
 技術表示箇所

 H 0 1 L 21/76
 H 0 1 L 21/76
 L

 27/08
 3 3 1
 27/08
 3 3 1 A

審査請求 有 請求項の数6 FD (全 7 頁)

(21)出額各号 特額平8-227783 (71)出額人 000004237

(22)出顧日 平成8年(1996)8月9日

日本電気株式会社 東京都港区芝五丁目7番1号

(72) 発明者 松木 直戟

東京都港区芝五丁目7番1号 日本電気株


式会社内

(74)代理人 弁理士 加藤 朝道

(54) 【発明の名称】 半導体装置およびその製造方法 (57) [要約]

【課題】MOSトランジスタのしきい電圧がばらつくことがないシャロートレンチと該シャロートレンチ内にディープトレンチと、深さの異なる複数の素子分離構造の提供。

【解決手段】シリコン基板1に、シャロートレンチと該シャロートレンチ内にディープトレンチと、深さの異なる複数の素子分離領域を有し、シャロートレンチにはCVDSIO2課2が埋設され、ディープトレンチにはBPSG限3が埋設される構造を有している。MOSトランジスタは不純物を含まないSIO2膜が埋設されたシャロートレンチで分離されているため、シャロートレンチ近傍で拡散層を形成することがない。



【特許請求の範囲】

【請求項 1】半導体基板に、シャロートレンチと、該シャロートレンチ内にディープトレンチと、互いに深さの異なる複数の素子分離領域を有する半導体装置におい

い。 前記シャロートレンチには第 1 の絶縁膜が埋設されてお

前記ディープトレンチには第2の絶縁膜が埋設されている。

ことを特徴とする半導体装置。

「詰求項 2】シャロートレンチ内にディープトレンチを 設け、

が記シャロートレンチ及びが記ディープトレンチには互 いに異なる材質の絶縁膜が埋設され、さらにディープト レンチ内にパリア層を備えたことを特徴とする半導体装 置。

【請求項 3】前記第1の絶縁関が、不純物を含まないシリコン酸化関からなり、前記第2の絶縁関が、リン及びボロンを含むシリコン酸化関であることを特徴とする、前記請求項 1記載の半導体装置。

【請求項 4】前記ディーブトレンチ内にリンおよびボロンの拡散を妨げるパリア膜を有することを特徴とする請求項 1記載の半導体装置。

【請求項 5】前記パリア既が、シリコン変化既からなる ことを特徴とする請求項 4記載の半導体装置。

(請求項 5) (e) 半導体基板にシャロートレンチを形成する工程と

- (c) 前記シャロートレンチ内にディープトレンチを形成する工程と、
- (d) 前記ディープトレンチ内に第2の絶縁膜を形成する工程と、
- (e) 前記第2の絶縁膜をリフローする工程と
- (1) 前記シャロートレンチおよびディープトレンチ領域以外の第1 および第2 の絶縁関を除去する工程と、 な会み

前記シャロートレンチには前記第 1 の絶縁膜が埋設されており、

が記え、 前記ディーブトレンチには前記第2の絶縁膜が埋設され でいることを特徴とした半導体装置の製造方法。 ジスタとが退載するBICMOS半築体装置において、高集積度を実現するためにMOSトランジスタはシャロートレンチで分離され、パイポーラトランジスタ(以下「BIPトランジスタ」と記す)はディープトレンチで分離されている構造が提案されている。

【0003】シャロートレンチとディープトレンチと深さの異なる複数の素子分離領域を有する半導体装置に関する第1の従来技術として、例えば特別平5-315439分離には、図9に示すような構成が提案されている。

【0004】図9を参照して、シリコン基板101上に、シャロートレンチと、シャロートレンチ内部にディープトレンチが形成されており、海内部はBPSG膜102で埋設されており、該BPSG膜102からのリン・ボロンのアウトディフューズ防止するため、SiO2 膜103でキャップされている。

【0005】この従来の半導体装置の製造方法を、図11~図12に示す。シャロートレンチとディープトレンチをシリコン基板101に形成した後、トレンチ内の埋設材料として、シリコン基板101と熱胀張係数が比較的近く、加熱によりよりリフローし易いBPSG膜102を堆接した後、トレンチ領域以外のBPSG膜を除去する(図11参照)。

【0005】その後、リフローを行い平坦化した後、C V DSi O2映 1 03のようなキャップ映を堆積する (図 1 2参照)。 この後、ポリッシングを行い平坦化を

【0007】また、シャロートレンチとディープトレンチが別領域に形成されている構造も提案されており、例えば特関平2-54559号公報に提案されている構成を図10に示す(「第2の従来技術」という)。図10を参照して、シリコン挙振101上にシャロートレンチ102とディープトレンチ121の上部はシャロートレンチ10と同一構造であり第25i02限106が埋設されており、ディープトレンチ121下部の側面には、第10VDSi02限107形成されておりレンチ121下部の内部にはポリシリコン限105が埋設されているという構造を有している。

【0008】この半降体装置の転告方法は、特開平2-23630号公報に記載されており、図13を参照して、ディープトレンチをシリコン基板101に形成したのち、第1CVDSiO2膜104およびポリシリコン膜105を順次堆積する。

【0009】次に、図14を参照して、ポリシリコン膜105をシャロートレンチと同等の深さになるまでエッチバックを行い、露出した第1CVDSiO2膜104をウェットエッチングにより除去する。

【0010】次に、シャロートレンチを形成し、前記形成したディープトレンチの上部と同時に第2SiO2膜

[発明の詳細な説明]

[0001]

【発明の属する技術分野】本発明は、半導体装置及びその製造方法に関し、特に半導体装置の素子分離において、シャロートレンチと該シャロートレンチ内にディープトレンチと、深さの異なる複数の素子分離領域を有する半導体装置に関する。

[0002]

【従来の技術】MOSトランジスタとバイポーラトラン

106を堆積し平坦化を行うというものである。 [0011]

【発明が解決しようとする課題】以上説明したように従 来技術では、ディーフトレンチを埋設するための材料と して、BPSG膜またはポリシリコン膜が使用されてい た。該材料は後工程の熱処理による熱膨張起因のストレ スが小さいために非常に適していた。

【0012】しかしながら、ディープトレンチとシャロ -トレンチがともにBPSG膜で埋設されている、上記 第1の従来技術では以下のような問題点があった。 【0013】前述したように、シャロートレンチは、通常、MOSトランジスタの分離に使用されており、ソー ス・ドレインの拡散層が隣接する構造となる。ところ が、後工程の熱処理により、BPSG膜を拡散源にし て、ポロン(またはリン)が拡散し、ウェル濃度と同等 以上の拡散層を形成してしまう。この拡散層の濃度は、 シャロートレンチの体積依存性があ るため(すなわちパ ターン依存性があ るため)、大きくばらついてしまい、 特に、図15に示すように、ゲート下部領域の濃度ばら っきにより、MO Sトランジスタのしきい毎圧が大きく ばらついてしまうという問題点を有していた。 【0014】一方、ディープトレンチとシャロートレン

チとが別領域で形成されている上記第2の従来技術にお いては、BIPトランジスタ間の素子分離に、ディープトレンチのみが使用されており、BIPトランジスタ間 に配線が通るわずかな距離が必要とされる場合、図16 に示すようなレイアウトとならざるを得ない。 この場 合、シャロートレンチ上に形成された配線にくらべ、対 半路体 幸板 容全が増加する。その理由は、対半路体 華板 容全は、その配線と半路体 華板間の絶縁膜のトータル膜 厚に反比例するためである(図17および図18参 照)。 すなわち、図17に示すように、シャロートレン チが形成されていない領域上の配線108を使用する と、対半導体基板容量により動作速度が悪化する。な

お、図17及び図18は、第2の従来技術における対シ リコン基板容量を説明するための図であ り、図 1 7 は、 図16のA-A、線の断面を示している。また、図18 において、106はシャロートレンチに設けられた第2 SiO2膜を示している。シャロートレンチが存在しない領域上に形成されている配験(図 1 7参照)の対シリ コン基板配線容量は、シャロートレンチが存在する領域 上に形成されている配線(図 1 8参照)の対シリコン基 板配線容量の例えば約1.5倍とされている。

【0015】また、上述したように、配線のレイアウト により単位配線長当たりの容量が変化するので、いわゆ るゲートアレイのような配線 レイアウトをユーザが自由 に設計する製品に適用するのは困難であ るという問題点 を有していた。

【0016】さらに、製造方法について、従来はディー プトレンチとシャロートレンチを平坦化するために半築

体基板上トレンチ埋設材料の除去が2回必要であった。 【0017】該工程は半導体基板上の秩厚をモニターし ながら行う必要があ り、自動化が困難な工程であ る。そ のため工期が長くなるという問題点も有していた。 【0018】したがって、本発明は、上記事情に鑑みてなされたものであって、その目的は、MOSトランジス タのしきい奄圧のばらつきが小さく、配線容量のレイア ウトによる増加の防止を図る素子分離構造を提供すると 共に、工数を短縮する製造方法を提供することにある。 [0019]

【課題を解決するための手段】前記目的を達成するた は素語を耐くするだめの子は、 判断には はなる さんたい かん 本発明の半途体 装置は、 半路体 基板に、 シャロートレンチ内にディープトレンチと、 深さの異なる複数の素子分離領域を有しており、シ ャロートレンチには第1の絶縁棋が埋設され、ディーブ トレンチには第2の絶縁膜が埋設されていることを特徴 としている。

[0020]

[発明の実施の形態] 本発明の好ましい実施の形態につ いて説明する。本発明は、その好ましい実施の形態にお いて、シャロートレンチ(図1の21)と該シャロート レンチ内にディープトレンチ (図1の22)を有し、シ ャロートレンチには第1の絶縁棋(図1の2)が埋設さ れており、ディープトレンチには第2の絶縁膜(図1の 3) が埋設され、第1の絶縁膜は不純物を含まないシリ コン酸化膜、第2の絶縁膜はリン・ポロンを含むシリコ ン酸化膜という構造を有している。

【〇〇21】また、本発明の製造方法に関しては、半導 休基板上にシャロートレンチを形成する工程と、 該シャ ロートレンチ内に第1の絶縁膜を形成する工程と、 ロートレンチ内にディープトレンチを形成する工程と、 ディープトレンチ内に第2の絶縁膜を形成する工程と、 第2の絶縁膜をリフローする工程と、シャロートレンチ およびディープトレンチ領域以外の第1および第2の絶 縁敗を除去する工程を含み、半導体基板上のトレンチ埋 設材料の除去が、図 6の後、1回ですむという特徴を有 している。

【OO22】本発明の実施の形態においては、MOSト ランジスタは、不純物を含まないSiO2陕が埋設され たシャロート レンチで分離されているため、シャロート レンチ近傍で拡散層を形成することがない。 よって、M OSトランジスタのしきい電圧がばらつくことがない。 【ロロ23】しかも、素子分離領域には必ずシャロート レンチが存在するため、対シリコン基板配線容量もレイアウトによりばらつくことはない(図7参照)。 [0024]

【実施例】本発明の実施例について図面を参照し詳細に 説明する。

【0025】図1に、本発明の第1の実施例の半導体装 置の断面を模式的に示す。図1を参照すると、本実施例 においては、シリコン基板1に、シャロートレンチ21と、このシャロートレンチ21内にディープトレンチ2と、互いに深さの異なる損数の素子分離領域を有しており、シャロートレンチにはCVDSiO2限2が埋設されており、ディープトレンチ22にはBPSG限3が埋設されている構造を有している。

[0026] 本発明の実施例の半導体装置の製造フローを図3及び図4に示す。シリコン基板1上に、例えば深さ0.3~0.5 μ mのシャロートレンチを形成した後、CVD(化学気相成長)SiO2膜2を好ましくは0.6~0.8 μ m成長する(図3)。

【0027】次に、シャロートレンチ内に、好ましくは幅が0.5~1.0μm深さが3.5~5.5μmのディープトレンチを形成した後、BPSG膜3を、好ましくは、0.8~1.5μm成長し、850~1000℃でリフローを行う(図4参照)。

【0028】次に、化学機械的研磨法(CMP法)により、シリコン基板1上のBPSG限3、CVDSiO2 限2を順次除去すると、図1に示した構造を得ることができる。

、[0029] 図7に、第1の実施例における配線6の対シリコン基板容量を模式的に示す。本実施例においては、素子分離領域には、必ずシャロートレンチが存在するため、対シリコン基板配線容量もレイアウトによりばらつくことはない。

【0030】図2に、本発明の第2の実施例の半導体装置の断面を模式的に示す。シリコン基板に、シャロートレンチと該シャロートレンチ内にディープトレンチと、深さの異なる複数の素子分離領域を有しており、シャロートレンチにはCVDSiO2限2が理設されており、ディープトレンチにはBPSG関3が理設されており、シリコン基板1とBPSG関3との間に不純物拡散防止別のパリア限として4、シリコン室化限4が存在するという構造を有している。

【0031】本発明の第2の実施例の半導体装置の製造フローを図5及び図6に示す。シリコン基板1上に、好ましくは深さ0.3~0.5 いmのシャロートレンチを形成した後、シリコン室化膜4を好ましくは0.05~0.1 いm、CV DSiO2膜2を好ましくは0.6~0.8 um損次成長する(図5参照)。

【0032】 次に、シャロートレンチ内に、好ましくは幅が0.5~1.0μm深さが3.5~5.5μmのディープトレンチを形成した後、BPSG限3を好ましくは0.8~1.5μm成長し850~1000℃でリフローを行う(図5参照)。

【0033】 次に、化学機械的研磨法 (CMP法) により、シリコン基板 1上のBPSG膜3、CVDSiO2 膜2を除去する。

【0034】次に、シリコン室化粧4をウェットエッチングにより除去すると、図2に示した構造を得ることが

できる.

【0035】第2の実施例の作用効果を説明するため、 ディープトレンチ内にバリア映が存在しない場合に、B IPトランジスタを形成した例を図8に示す。

【0036】図8を参照して、シリコン基板1(この例の場合はP型)に、N型埋込屋7およびN型コレクタ領域8が形成されており、N埋込屋7およびN型コレクタ領域8を囲むようにディープトレンチが形成されており、該ディープトレンチ内には、BPSG限3が埋設されている。

【0037】一般に、BPSG際はリン濃度よりポロン 濃度のほうが高いので、シリコン萎板にはP型拡散層1 のが形成されている。

【0038】また、N型コレクタ領域 8内にN型コレクタ引き出し9、外部ペース層11、実性ペース層12が形成されており、該領域以外はCVDSiO2限2が埋設されたシャロートレンチが形成されている。

【0039】 英性ペース層 12内に、エミッタ拡散層 13が形成されており、該拡散層 13の上部に拡散源となる不純物を含むエミッタポリシリコン既14が形成されており、配線と拡散層を分離する絶縁限ち、および、配線と拡散層接続用に関口されたコンタクトに埋設されたWブラグ 15 および配換 6 から構成されている。

【0040】 ここで、BiPトランジスタの高速動作を 阻害する要因の1つとして、コレクタ・基板間寄生容量 がある。図8の太線部のPN接合容量が該コレクタ・基 板間寄生容量16に該当する。

[0041] 図2に示した第2の実施例では、上述したように、P型拡散層が形成されないので、コレクタ・基板間寄生容量が減少するという特徴を有している。本発明の第2の実施例によれば、コレクタ・基板間寄生容を第1の実施例と比べて約40%も削減できる。このため、パリア既を形成による製造工程増加に伴うコスト上昇より、高速動作が優先する製品に適用される。

[0042]

【発明の効果】以上説明したように、本発明は下記記載 の効果を奏する。

【0043】 (1) 本発明の第1の効果は、MOSトランジスタのしきい値電圧のばらつきを大幅に低減する (例えば従来技術の1/2以下) という、ことである。 【0044】その理由は、MOSトランジスタは不純物を含まないSiO2膜が埋設されたシャロートレンチで

を含まないSiO2膜が埋設されたシャロートレンチで 分離されているため、シャロートレンチ近傍で拡散層が 形成されないためである。

【0045】 (2) 本発明の第2の効果は、対シリコン 基板配執容量もレイアウトによりばらっきが生じること を抑止する、ということである。

【ロロ46】その理由は、従来、シャロートレンチが存在しない領域上に形成されている配線の対シリコン基板配線容量は、シャロートレンチが存在する領域上に形成

されている配線の対シリコン基板配線容量の約1.5倍 であ ったが、本発明では、全ての配線がシャロートレン チ上にあ るため、このような差が無くなるためであ る・ 【0047】 (3) 本発明の第3の効果は、平坦化の工 程が1回少なくしたことにより、工期を大幅に短縮(約 半日短額)することができる、ということである。 [0048] (4) また、本発明の第4の効果は、パリ ア暦を設けたことにより、コレクタ・基板間寄生容量を

大幅に削減できることである。 【ロロ49】その理由は、ディープトレンチの近傍にP

型拡散層が形成されないのでコレクタ・基板間寄生容量 が迅少するためである。

【図面の簡単な説明】

【図1】本発明の第1の実施例の構成を示す断面図であ

[図2] 本発明の第2の実施例の構成を示す断面図であ る.

[図3] 本発明の第1の実施例の製造工程を示す断面図 (その1) である。

【図4】本発明の第1の実施例の製造工程を示す断面図 (その2) である。

【図5】本発明の第2の実施例の製造工程を示す断面図 (その1) である。

【図 6】本発明の第2の実施例の製造工程を示す断面図 (その2) である。

【図7】本発明の第1の実施例における対シリコン基板 容量を模式的に示す図である。

【図8】本発明の第1の実施例のコレクタ・基板間寄生 容量を模式的に示す図である。

[図9] 第1の従来技術の断面を示す図である。

【図10】第2の従来技術の断面を示す図である。

[図 1 1] 第1の従来技術の製造工程を説明するための

断面図 (その1) である。

【図12】第1の従来技術の製造工程を説明するための 断面図 (その2) である。

[図 1 3] 第2の従来技術の製造工程を説明するための 断面図(その1)である。

[図 1 4] 第2の従来技術の製造工程を説明するための 断面図 (その2) である。

[図 1 5] 第 1 の従来技術の半導体装置の平面図であ

【図 1 6】第2の従来技術の半導体装置の平面図であ る.

【図17】第2の従来技術における対シリコン基板容量 を説明するための図 (その 1) である。

【図 1 8】第2の従来技術における対シリコン基板容量 を説明するための図(その2)である。 [符号の説明]

1、101 シリコン基板 2、103、104、106 CVDSiO2膜

3、102 BPSG膜

4 シリコン室化限

105 ポリシリコン陕

5、107 絶縁膜 6、108 配線

N型埋込房

8 N型コレクタ領域

9 N型コレクタ引き出し

10 P型拡散層

11 外部ペース層

12 英性ペース層

エミッタ層 13

14 エミッタポリシリコン膜

15 Wプラグ

